A IBM anunciou um avanço significativo no desenvolvimento de chips, apresentando uma tecnologia de processo sub-nanométrico capaz de escalar até 0,1 nanômetro, ou 1 Angstrom. Segundo a empresa, a nova arquitetura permite acomodar quase 100 bilhões de transistores em um chip do tamanho de uma unha, dobrando a densidade alcançada com a tecnologia de 2 nanômetros revelada em 2021. A inovação foca inicialmente no nó de 0,7 nanômetros, ou 7 Angstroms, posicionando-se à frente dos padrões de 1,4 nanômetros que gigantes como Intel e TSMC preparam para produção em 2028.

O desenvolvimento ocorre em um momento em que a indústria de semicondutores busca alternativas para manter a Lei de Moore diante dos limites físicos da miniaturização tradicional. Ao utilizar uma abordagem de empilhamento tridimensional, a IBM pretende contornar restrições térmicas e de espaço, oferecendo uma densidade que pode redefinir o desempenho de processadores para IA e dispositivos móveis.

A arquitetura nanostack como nova fronteira

A inovação central reside na arquitetura chamada nanostack, que dispõe transistores de efeito de campo (FETs) do tipo n e p em camadas verticais. Diferente de designs monolíticos convencionais, a IBM implementou um sistema de empilhamento escalonado, onde os transistores superiores são deslocados em relação aos inferiores. Essa configuração permite que o contato de sinal e energia seja feito de forma independente em ambos os lados, otimizando o fluxo elétrico.

Outro pilar técnico é o uso de ligação dielétrica única, que possibilita a otimização independente dos materiais de canal para cada FET. Essa flexibilidade é crucial para o desempenho, permitindo que a empresa prometa até 50% mais performance ou 70% mais eficiência energética em comparação com as gerações anteriores. A IBM descreve a tecnologia não apenas como um salto incremental, mas como uma plataforma de dispositivo que pode sustentar o escalonamento por mais uma década.

Desafios de implementação e o papel das fundições

Apesar da promessa, a transição para a produção comercial permanece como o maior desafio. A IBM, que não fabrica chips internamente, depende da adoção de suas patentes por fundições de terceiros. A empresa confirmou que sua arquitetura de nanosheets, base da tecnologia atual, já é utilizada pelos principais players do mercado, mas mantém foco estratégico na colaboração com a Rapidus, fundição apoiada pelo governo japonês para retomar a liderança na fabricação de chips avançados.

A competição por essa tecnologia é intensa. Embora a IBM destaque o nanostack como um design pioneiro, concorrentes como Intel e Huawei também exploram métodos de empilhamento 3D. A capacidade de integrar essa densidade em produtos reais — como CPUs e aceleradores de IA — dependerá de quão rápido o ecossistema conseguirá adaptar suas linhas de produção para as exigências do empilhamento escalonado.

Implicações para a indústria de IA

Para o setor de computação de alto desempenho, o ganho em SRAM é o ponto mais promissor. A IBM reportou um ganho de 40% na escala de SRAM, um componente crítico para aceleradores de IA que demandam cada vez mais memória próxima ao processamento. Se a tecnologia se provar viável em larga escala, o impacto no consumo de energia de data centers globais pode ser transformador, permitindo mais poder computacional sem um aumento proporcional na carga elétrica.

O foco agora se desloca para a viabilidade econômica do processo. A complexidade de empilhar transistores com precisão sub-nanométrica eleva os custos de fabricação, o que coloca em xeque a rapidez com que esses chips chegarão ao mercado de consumo de massa. A indústria observará de perto se a Rapidus conseguirá transformar esses conceitos de laboratório em uma realidade competitiva.

O horizonte da escala de Angstrom

O roteiro traçado pela IBM aponta para a escala de 0,1 nanômetro nos próximos dez anos, uma meta ambiciosa que exigirá novas descobertas em materiais e litografia. O que permanece incerto é se a física de semicondutores permitirá essa evolução sem perdas catastróficas de sinal ou instabilidade térmica.

O mercado aguarda agora a publicação técnica detalhada e os primeiros protótipos funcionais que validem os ganhos de eficiência prometidos. A corrida para o sub-nanômetro não é apenas uma questão de tamanho, mas de viabilidade econômica e eficiência energética para os próximos anos.

Com reportagem de Brazil Valley

Source · The Register